Mikroprozessor

KME U80701

aus Wikipedia, der freien Enzyklopädie

Wechseln zu: Navigation, Suche
Der U80701
Der U80701

Der U80701 war der erste in der Deutschen Demokratischen Republik (DDR) hergestellte 32-Bit-Prozessor. Die Entwicklung erfolgte, um die 1989 führende Rechnerlinie von Digital Equipment Corporation, speziell der microVAX verfügbar zu machen. Demnach wurde der U80701 nach Vorlage der microVAX entwickelt, am 14. August 1989 offiziell vorgestellt und gehörte zum U80700-Prozessorsystem. Er sollte im Robotron Kleinrechner K 1820 verwendet werden. Von diesem System wurden wahrscheinlich 10 Muster gebaut. Der Prozessor U80701 wurde nicht mehr in Serienproduktion gefertigt.

Die CPU war in einem 68-poligen FlatPack-Plastgehäuse untergebracht und konnte bis zu 16 MB physikalischen sowie bis zu 4 Gigabyte virtuellen Speicher adressieren und unterstützte den Protected Modus. Vorhanden war auch ein 512 Byte seitenorientierter Schutzmechanismus.

Die Programmierung erfolgte über 175 Maschinenbefehle, 16 32-Bit-breite allgemeine sowie 20 Prozessor- beziehungsweise interne Register. Die CPU besaß einen 62,4 KB großen ROM mit integriertem 8-Byte Prefetch-Stack. Das ROM enthielt ein Programm zur Ablaufsteuerung. Adress- und Datenbus belegten die selben Pins, deswegen wurde hier das Multiplexverfahren verwendet. Des Weiteren war es möglich, die CPU durch eine zusätzliche Fließkommaeinheit zu erweitern. Nach der Wende gingen die Patente an dieser CPU an die Firma Zilog.

[Bearbeiten] Daten

Hersteller: VEB MikroelektronikKarl MarxErfurt
Bezeichnung: U 80701 FC
Adressbus: 32 Bit intern/extern
Datenbus: 32 Bit intern/extern
Entwicklungsbeginn: 1986
nicht funktionierende Muster: 1988
erste funktionsfähige Muster: 1989
Technologie: nSG (NMOS Silizium-Gate)
Transistoranzahl: zirka 130.000
Chipfläche: 85 mm²
Taktfrequenz: 40 Mhz
Verarbeitungsgeschwindigkeit K 1820: 0,9 MIPS
MMU: integriert
Gehäuse: PLCC68

Anschlüsse

Bezeichnung Ein-/Ausgang Beschreibung
CLK1 Eingang Eingangstakt
CLK0 Ausgang Taktausgabe der Normalfrequenz
RESET# Eingang RESET der CPU
BM0..BM3 Ausgänge Byte-Maske
DAL0..DAL31 Ein-/Ausgänge gemultiplexter Daten-/Adressbus
AS# Ausgang, Tristate Adress strobe
DS# Ausgang, Tristate Data strobe
DBE# Ausgang, Tristate Data buffer enable
WR# Ausgang, Tristate Write
EPS# Ausgang External processor strobe
CS0, CS1 Ausgänge, Tristate Bus cycle status
CS2 Ein-/Ausgang, Tristate Bus cycle status
RDY# Eingang Ready
ERR# Eingang Error
DMR# Eingang DMA request
DMG# Ausgang DMA grant
HALT# Eingang Halt-Interrupt-Anforderung
INTTIM# Eingang Timer-Interrupt-Anforderung
PWRFL# Eingang Power-Fail-Interrupt-Anforderung
IRQ0#..IRQ3# Eingänge Interrupt-Anforderung für Standard-I/O-Interrupts
TEST Eingang Testeingang für Bauelemente-Hersteller
UCCX --- Betriebsspannung zur Versorgung der Pinlogik des Daten-/Adressbusses
USSX --- Bezugspotential für UCCX
UCCI --- Betriebsspannung für Schaltkreislogik
USSI --- Bezugspotential für UCCI
UBB --- Bulkspannung, intern generiert

[Bearbeiten] Quellen

[Bearbeiten] Weblinks

Copyright © 2005-2010 Hardware-Aktuell. Alle Rechte vorbehalten.