AMD-Prozessor

AMD K10

aus Wikipedia, der freien Enzyklopädie

Wechseln zu: Navigation, Suche

AMD K10 (auch bekannt als „AMD Next Generation Processor Technology“ oder „Stars“) ist der Codename einer Generation von Mikroprozessoren von AMD, die die K8- und K9-Generation ergänzt und mittelfristig ersetzen wird. Die K10-Generation basiert weiterhin auf der bereits seit längerem verwendeten AMD64-Mikroarchitektur.

Die K10-Generation wurde früher irrtümlich als AMD K8L bezeichnet, dies ist aber der Codename einer stromsparenden Variante der K8-Generation.[1][2]

Inhaltsverzeichnis

[Bearbeiten] Technisches

Blockdiagramm der K10-Architektur. Die Unterschiede zwischen der K8- und der K10-Architektur sind rot dargestellt.
Blockdiagramm der K10-Architektur. Die Unterschiede zwischen der K8- und der K10-Architektur sind rot dargestellt.

Die K10-Generation ist von Grund auf als Mehrkernprozessor konzipiert. Auf einem Die sind aktuell bis zu vier Rechenkerne mit ihren dedizierten (=fest zugeordnet) Caches, bis zu zwei Speichercontroller, die Crossbar und ein von allen Kernen gemeinsam genutzter, 2 MiB großer L3-Cache untergebracht.[1][2][3][4] Es wird aber vermutlich auch Modelle mit einem kleineren oder gar keinem L3-Cache geben. Im Vergleich zum K9 musste die Crossbar erweitert werden, um weitere Kerne ansprechen zu können.[4] Die Speichercontroller mussten an die veränderte Cache-Hierarchie angepasst und optimiert werden. Durch den gemeinsamen L3-Cache können die Kerne im Normalfall ohne Umweg über den relativ langsamen Hauptspeicher miteinander kommunizieren. Ein Umweg ist nur dann nötig, wenn der gemeinsame Cache nicht ausreicht oder die Daten aus anderen Gründen bereits in den Hauptspeicher ausgelagert wurden. Eine überarbeitete Gleitkommaeinheit [1][4] soll den Gleitkommadurchsatz stark erhöhen. Weiterhin sind erweiterte Stromspartechniken mit getrennten Versorgungsleitungen für die einzelnen Prozessorkerne und den Speichercontroller („split power planes“) sowie eine schnellere HyperTransport-Anbindung (Version 3.0).[1][2] auf neueren Mainboards verfügbar. Aufgrund der umfangreichen Änderungen an den Prozessorschnittstellen und der Spannungsversorgung werden für die K10-Generation neue Prozessorsockel eingeführt. Für Mainboards mit einem Prozessor wird dies der Sockel AM2+ sein. Allerdings soll weiterhin die Möglichkeit bestehen, die neue Generation mit reduziertem Funktions- und eventuell Leistungsumfang (z. B. höherer Stromverbrauch[4]) auch in den aktuellen Prozessorsockeln Sockel AM2 und Sockel F zu nutzen.

[Bearbeiten] Unterschiede zur K8-Architektur

Erweiterte Instruction Queue
Die Instruction Queue (Befehlswarteschlange) dient zum vorausschauenden Speichern der Befehle. Statt 16 Byte pro Taktzyklus sind nun 32 Byte pro Taktzyklus möglich.
Verbesserung der Sprungvorhersage
Erweiterte Sprungvorhersage (Advanced Branch Prediction) mit nun 512 Einträgen und Verdopplung des Return Stacks.
Sideband Stack Optimizer
Dieser ist neu hinzugekommen und führt Stack-Optimierungen bei POP/PUSH-Operationen durch.
Verbesserung des TLB
Der Translation Lookaside Buffer (TLB) unterstützt jetzt 1 GiB große Pages. Ein Prozessorkern mit K10-Architektur adressiert den Speicher jetzt mit 48 Bit gegenüber 40 Bit beim K8. Der adressierbare Speicherbereich beträgt jetzt bis zu 128 TiB. Laut AMD soll sich dadurch Arbeitsgeschwindigkeit bei großen Datenbanken und virtuellen Umgebungen erhöhen.
Einführung von SSE4a beziehungsweise SSE128
Pro Taktzyklus und Kern ist das Einlesen von zwei 128-Bit-SSE-Befehlen möglich. Damit sind nun bis zu vier Gleitkomma-Operationen mit doppelter Genauigkeit pro Taktzyklus möglich. Bei der K8-Architektur ist der SSE-Pfad „nur“ 64 Bit breit. Außerdem existieren neue SSE4a-Befehle: EXTRQ, INSERTQ, MOVNTSD, MOVNTSS. Weiterhin werden die SSE-Befehle für Bitmanipulation erweitert: LZCNT, POPCNT.
Unabhängiger Speicher-Controller
Durch einen unabhängigen Speicher-Controller sind mehr DRAM-Bänke möglich, es kommt zu weniger Page-Konflikten und es sind größere Burst-Längen möglich. Das Write Bursting soll mehrere Schreib- und Lesezugriffe auf den Speicher bündeln und in einem Durchgang ausführen. Dies soll den effektiven Speicherdurchsatz erhöhen. Im Gegensatz zum K8 und K9 kann der K10 die beiden Speicherkanäle wahlweise auch unabhängig ansteuern („unganged“ Modus). Somit kann die CPU gleichzeitig lesend und schreibend auf den Speicher zugreifen.
L2-Cache
Die Datenanbindung zwischen Prozessorkern und L2-Cache wurde von 64 Bit auf 128 Bit erweitert.
Shared L3-Cache
Alle Prozessorkerne können auf diesen gemeinsamenen Cache zugreifen.

[Bearbeiten] Namensgebung

AMD nimmt bei der K10-Generation erstmals seit Jahren vom bewährten Namen „Athlon“ für Desktop-Prozessoren Abstand und führt den neuen Produktnamen Phenom ein. Wie zuletzt schon beim AMD Athlon X2 wird das Bezeichnungssystem beim Phenom nicht mehr auf dem Quantispeed-Rating, sondern auf einer strukturierten Typennummer, ähnlich dem AMD Opteron, basieren. Die ersten Vierkernprozessoren (AMD Phenom X4) wurden Ende November 2007 vorgestellt (damals noch unter dem Namen AMD Phenom ohne den Zusatz X4). Ende März 2008 folgten dann die Dreikernprozessoren mit den Namen AMD Phenom X3.

Im Serverbereich wird der erfolgreiche Produktname AMD Opteron beibehalten, erste Produkte mit dem Vierkernprozessor „Barcelona“ wurden am 10. September 2007 auf den Markt gebracht.

[Bearbeiten] Prozessoren der K10-Generation

Folgende Prozessorfamilien von AMD basieren auf der K10-Generation:

[Bearbeiten] Einzelnachweise

  1. a b c d Video-Interview mit Giuseppe Amato (Technischer Direktor von AMD: Verkauf und Marketing EMEA) vom Februar 2007
  2. a b c AMD: Im Barcelona steckt K10 (heise.de). April 2007.
  3. AMD-Roadmap bis 2008 (computerbase.de
  4. a b c d AMDs K10: Dreistufige Cache-Architektur des Barecelona-Cores vorgestellt. April 2007.

[Bearbeiten] Weblinks


Copyright © 2005-2010 Hardware-Aktuell. Alle Rechte vorbehalten.