Intel-Prozessor

Intel Itanium 2

aus Wikipedia, der freien Enzyklopädie

Wechseln zu: Navigation, Suche

Itanium2-Emblem

Itanium 2

Architektur des Itanium 2.

Der Intel Itanium 2 ist ein 64-Bit-Mikroprozessor, der gemeinsam von Hewlett-Packard und Intel entwickelt wurde. Er ist der verbesserte Nachfolger des Intel Itanium-Prozessors. Wie dieser besitzt auch er nativ den IA-64-Befehlssatz. Die Befehle der älteren x86-Prozessoren können nur in einem (sehr langsamen) Firmware-Emulationsmodus ausgeführt werden. Daneben bestehen Erweiterungen zur leichteren Migration von Prozessoren der PA-RISC-Familie.

[Bearbeiten] Entwicklung

Der im Juli 2002 auf den Markt gebrachte McKinley-Kern behebt als erster Itanium 2 einige der größten Mankos des alten Itanium (Merced-Kern). So wurden die hohen Latenzzeiten der L1- und L2-Caches gesenkt und mit der Integration des L3-Cache auf dem Die auch dessen Latenz verbessert. Der verhältnismäßig langsame Front Side Bus wurde von 64 auf 128 Bit verbreitert und von 266 auf 400 MHz beschleunigt. Auch wurde die Ausführungsgeschwindigkeit der x86-Emulation erhöht. Die Architektur des Itanium 2 ist prinzipiell mit der des Itanium identisch.

Etwa ein Jahr später wurde die zweite Revision des Itanium-2-Designs veröffentlicht (Madison-Kern). Neu im Portfolio waren Prozessoren mit 1,5 GHz bei 6 MB Cache, 1,4 GHz mit 4 MB und 1,3 GHz mit 3 MB. Die 1,5 GHz-Version erreichte damals die höchsten SpecFP- und SpecInt-Werte eines in Serie gefertigten Einzelprozessors.

Mit dem Deerfield-Kern wurde im 3. Quartal 2003 eine stromsparende Version mit 1 GHz und 1,5 MB L3-Cache auf den Markt gebracht. Mit einer Thermal Design Power (TDP) von 62 W zielt er besonders auf Cluster, bei denen niedriger Stromverbrauch und gute Kühlung wichtig sind.

[Bearbeiten] Probleme

Der Itanium ist das zweitteuerste Computerprojekt der Geschichte, gleich hinter der IBM 360. Trotz der Geldmengen, die in das Projekt investiert wurden, gibt es ernsthafte Bedenken bezüglich der Zukunft des Produkts Itanium, die sich im Wesentlichen um zwei Probleme drehen:

Zum einen zeigen sich die theoretischen Vorteile des VLIW-Designs in Sachen verminderter Chip-Komplexität nicht am tatsächlichen Prozessor. Der Itanium 2 hat über 221 Millionen Transistoren, die zusammen imposante 130 Watt verbrauchen. Durch die Notwendigkeit eines größeren L3-Caches wird sich die Transistorzahl weiter erhöhen. Intel versucht derzeit, dafür an anderer Stelle Schaltkreise zu sparen. Allerdings ist die IA-64-Architektur auch nie auf diesen Vorteil fixiert gewesen, da mit dem Ziel, für jeden Datentyp eine große Anzahl an Registern zu bieten, um Speicherbandbreite einzusparen, eine große Anzahl Transistoren ganz bewusst Teil des Konzepts ist.

Die Entwicklung eines Compilers, der dem Itanium erlaubt, sein Potenzial auszuspielen, hat sich als schwierig erwiesen, ist aber für eine hohe Leistung unabdingbar. Obwohl in dieser Richtung ständige Verbesserungen erreicht werden, gilt die Portierung von Software auf die Itanium-Architektur als besonders schwierig. Mit der Auslieferung des Itanium 2 hat sich aber die Software-Unterstützung im Vergleich zu vorher sehr verbessert. Zu den portierten Betriebssystemen gehören HP-UX, Linux (bereits vor Erscheinen des Prozessors für Kernel ab 2.3.35 entwickelt, Distributionen: Debian ab Version 3.0 »woody«; Red Hat Linux ab Version 7.2; Red Hat Enterprise Linux ab Version 3, ES+AS; Suse Linux Enterprise Server ab Version 8), Microsoft Windows XP, Microsoft Windows Server 2003 und OpenVMS ab Version 8.2. An der IA-64-Portierung für NetBSD sowie FreeBSD wird derzeit gearbeitet. HP plant, seine Tru64-Kunden zum Umstieg auf Itanium-Plattformen unter HP-UX, Linux oder Windows zu bewegen.

Der Ansatz, mehrere Befehle pro Taktzyklus auszuführen, dabei aber die für Out-of-order execution notwendigen Transistoren zu sparen, sodass eine schlankere Architektur die Nachteile des Parallelisierens durch den Compiler statt durch die Hardware mehr als kompensiert, ist also nicht im gewünschten Umfang geglückt.

Eine mögliche Bedrohung für Intels Architektur ist inzwischen AMDs AMD64. Sie folgt Intels früherer Vorgehensweise, eine einzelne Architektur nach und nach zu erweitern, erst vom 16-Bit-8086 zum 32-Bit-80386 und neueren Modellen, ohne die Abwärtskompatibilität zu opfern. AMD64 erweitert die 32-Bit-x86-Architektur durch 64-Bit-Register und Kompatibilitätsmodi für alte 32-Bit- und 16-Bit-Software. Die Auslieferung von AMD64-Systemen begann Mitte 2003. Die Leistung dieser Opteron genannten Prozessoren ist sehr gut.

Ein Misserfolg des Itanium 2 würde auch einen Rückschlag für Hersteller wie Hewlett-Packard und SGI bedeuten, die ihre hauseigenen CPU-Architekturen (PA-RISC und MIPS) zu Gunsten des Itanium 2 eingestellt haben.

[Bearbeiten] Weitere Entwicklung

Am 18. Juli 2006 erschien der erste Mehrkern-Itanium mit Codenamen Montecito, am 30. November 2007 kam dessen Nachfolger Montvale mit höherer FSB-Frequenz.

Nach Tukwila soll Poulsen folgen, angeblich in 32-nm-Technik. Kittson soll Poulsens Nachfolger werden, der Name ist das einzige, was bislang bekannt wurde.^[1]

[Bearbeiten] Modelldaten

[Bearbeiten] McKinley

L1-Cache: 16 + 16 KB (Daten + Instruktionen)
L2-Cache: 256 KB
L3-Cache: 1,5 und 3 MB mit Prozessortakt
128 Bit Bus mit 200 MHz DDR (FSB400)
Betriebsspannung (VCore):
Leistungsaufnahme (TDP): 130 W
Erstes Erscheinungsdatum: 8. Juli 2002
Fertigungstechnik: 180 nm
Die-Größe: 421 mm² bei 221 Millionen Transistoren
Taktraten:
- 900 MHz mit 1,5 MB L3-Cache
- 1.000 MHz mit 3 MB L3-Cache

[Bearbeiten] Madison

L1-Cache: 16 + 16 KB (Daten + Instruktionen)
L2-Cache: 256 KB
L3-Cache: 1,5, 3, 4, 6 und 9 MB mit Prozessortakt
128 Bit Bus mit 200 und 333 MHz DDR (FSB400 und FSB667)
Betriebsspannung (VCore):
Leistungsaufnahme (TDP): 130 W
Erstes Erscheinungsdatum: 30. Juni 2003
Fertigungstechnik: 130 nm
Die-Größe: 374 mm² bei 221 Millionen Transistoren
Taktraten:
- 1,3 GHz mit 3 MB L3-Cache (30. Juni 2003)
- 1,4 GHz bei 1,5 MB L3-Cache (8. September 2003)
- 1,4 GHz mit 3 MB L3-Cache (13. April 2004)
- 1,4 GHz mit 4 MB L3-Cache (30. Juni 2003)
- 1,5 GHz mit 6 MB L3-Cache (30. Juni 2003)
- 1,6 GHz mit 6 MB L3-Cache (13. April 2004)
- 1,6 GHz mit 9 MB L3-Cache (8. November 2004)

[Bearbeiten] Deerfield

L1-Cache: 16 + 16 KB (Daten + Instruktionen)
L2-Cache: 256 KB
L3-Cache: 1,5 MB mit Prozessortakt
- 128 Bit Bus mit 200 und 333 MHz DDR (FSB400 und FSB667)
Betriebsspannung (VCore):
Leistungsaufnahme (TDP): 62 W
Erstes Erscheinungsdatum: 8. September 2003
Fertigungstechnik: 130 nm
Die-Größe: 374 mm² bei 221 Millionen Transistoren
Taktraten:
- 1 GHz und 1,5 MB L3-Cache

[Bearbeiten] Fanwood

L1-Cache: 16 + 16 KB (Daten + Instruktionen)
L2-Cache: 256 KB
L3-Cache: 3 MB mit Prozessortakt
128 Bit Bus mit 200 und 266 MHz DDR (FSB400 und FSB533)
Betriebsspannung (VCore):
Leistungsaufnahme (TDP): 130 W
Erstes Erscheinungsdatum: 8. November 2004
Fertigungstechnik: 130 nm
Die-Größe: 374 mm² bei 221 Millionen Transistoren
Taktraten:
- 1,6 GHz mit 3 MB L3-Cache (8. November 2004)
- 1,3 GHz mit 3 MB L3-Cache (8. November 2004)

[Bearbeiten] Montecito

Doppelkernprozessor (Dual-Core) (außer Modell 9010)

L1-Cache: 16 + 16 KB (Daten + Instruktionen)
L2-Cache: 256 + 1024 KB (Daten + Instruktionen)
L3-Cache: Mit Prozessortakt, Größe siehe Modellnummern
IVT, SoEMT
128 Bit Bus mit 200 und 266 MHz DDR (FSB400 und FSB533)
Betriebsspannung (VCore):
Leistungsaufnahme (TDP): 104 W
Erstes Erscheinungsdatum: 18. Juli 2006
Fertigungstechnik: 90 nm
Die-Größe: 596 mm² bei 1.720 Millionen Transistoren ^[2]
Taktraten: 1,40 bis 1,60 GHz
Modellnummern:
- 9010: 1.60 GHz (6 MB L3-Cache und nur ein Prozessorkern)
- 9015: 1.40 GHz (2x 6 MB L3-Cache)
- 9020: 1.42 GHz (2x 6 MB L3-Cache)
- 9030: 1.60 GHz (2x 4 MB L3-Cache)
- 9040: 1.60 GHz (2x 9 MB L3-Cache)
- 9050: 1.60 GHz (2x 12 MB L3-Cache)

[Bearbeiten] Montvale

Doppelkernprozessor (Dual-Core) (außer Modell 9110N)^[3]

L1-Cache: 16 + 16 KB (Daten + Instruktionen, single latency)???
L2-Cache: 2,5 MB (Daten + Instruktionen)
L3-Cache: Mit Prozessortakt, Größe siehe Modellnummern
IVT, SoEMT
128 Bit Bus mit 200 und 266 MHz DDR (FSB400, FSB533 und FSB667)
Betriebsspannung (VCore): ???
Leistungsaufnahme (TDP): 75 bis 104 W
Erstes Erscheinungsdatum: November 2007^[4]
Fertigungstechnik: 90 nm
Die-Größe: 596 mm² bei 1.720 Millionen Transistoren
Taktraten: 1,42 bis 1,66 GHz
Modellnummern:
- 9110N: 1.60 GHz (12 MB L3-Cache und nur ein Prozessorkern)
- 9120N: 1.42 GHz (2x 6 MB L3-Cache)
- 9130M: 1.66 GHz (2x 4 MB L3-Cache)
- 9140N: 1.60 GHz (2x 9 MB L3-Cache)
- 9140M: 1.66 GHz (2x 9 MB L3-Cache)
- 9150N: 1.60 GHz (2x 12 MB L3-Cache)
- 9150M: 1.66 GHz (2x 12 MB L3-Cache)