Speichermodul

Rambus Dynamic Random Access Memory

aus Wikipedia, der freien Enzyklopädie

Wechseln zu: Navigation, Suche

RDRAM Rambus Dynamic Random Access Memory ist eine Art synchroner DRAM, die von der US-Firma Rambus Corporation entwickelt wurde.

Inhaltsverzeichnis

[Bearbeiten] Funktionsprinzip

Die Rambus-Lösung besteht aus drei Komponenten: Rambus-Controller, Rambus-Channel und RDRAM.

Die Rambus-Architektur kann mehrere unabhängige Rambus-Channels verwalten. Das Channel Interface von Rambus enthält einen nur 16- oder 18-Bit-(mit ECC) breiten Datenbus. Der Adressbus besitzt eine Breite von 8 Bit und hat getrennte Leitungen für die Zeilen- und Spaltenansteuerung. Vorteil: Gleichzeitige unabhängige Zugriffe auf Zeilen und Spalten sind möglich, während noch Daten des vorhergehenden Befehls übertragen werden.

Die Direct RDRAMs (DRDRAM) nutzen wie DDR-SDRAM beide Taktflanken für die Datenübertragung. Im Zuge einer vereinfachten Namensgebung wird heute nur noch die Bezeichnung RDRAM verwendet.

Jedes einzelne RDRAM-IC besitzt die volle Datenbreite des Channels. Gegenüber 64-Bit-Speicherbussen muss aber die Taktung des Channels entsprechend hoch sein, um konkurrenzfähige Bandbreiten zu erreichen. Die derzeit maximale Taktfrequenz ist mit 600 MHz und durch Ausnutzung beider Taktflanken mit effektiv 1200 MHz extrem hoch. Ein Maximum von 2,4 GByte/s ist bei jedem einzelnen Chip und somit pro Channel erreichbar. Bei zwei Channels verdoppelt sich die maximale Bandbreite entsprechend auf 4,8 GByte/s. Für 667 und 800 MHz schnelle Chips liegen immerhin schon die Spezifikationen vor.

[Bearbeiten] Datentransfer

Der interne Datentransfer eines RDRAMs zur Speichermatrix unterscheidet sich von der Datenbreite und Taktung des Channels erheblich: Intern wird ein 128-Bit-breiter Datenpfad (144 Bit mit ECC) mit einer Taktfrequenz von 100 MHz genutzt. Somit lassen sich alle 10 ns 128 Bit von und zur Speichermatrix transferieren - dies entspricht der Channel-Transferrate von 1,6 GByte/s. Eine interne RDRAM-Logik teilt die Daten in 16-Bit-Pakete auf, bevor sie über die I/O-Pins mit der Channel-Taktfrequenz von 800 MHz auf den Bus übertragen werden. Durch die volle Datenbreite der ICs verteilen sich die Daten bei Zugriffen nicht über alle Bausteine, sondern sind zusammenhängend in einem Chip gespeichert. Nachteil: Die Chips erhitzen sich bei Burst-Zugriffen stark, was zusätzliche Kühlmaßnahmen erfordert. Rambus-Module sind deshalb mit einem zusätzlichen Kühlblech versehen, das für eine ausreichende Wärmeabfuhr sorgen soll. Jeder Channel kann bis zu 32 RDRAM-Chips verwalten. Ein Interleaving mit überlappenden Transfern zwischen den Chips und dem Rambus-Controller hebt die Effizienz für einen kontinuierlichen Datenstrom. Hinzu kommt die hohe Bankanzahl der einzelnen RDRAMs. Bis zu 16 Bänke pro IC können parallel Befehle abarbeiten und sorgen für hohe Effizienz bei starkem Datenverkehr auf dem Bus.

[Bearbeiten] Vorläufer

Vor der Entwicklung von 'Direct Rambus', mit dem diese Speicherart erst breiter bekannt geworden war, gab es bereits die Vorläufer Base Rambus und Concurrent Rambus, die in speziellen grafiklastigen Anwendungen z.B. in Workstations und Spielekonsolen eingesetzt wurden.

[Bearbeiten] Probleme im Massenmarkt

Beim Erscheinen des Pentium 4 (Willamette-Kern) favorisierte Intel klar RDRAM als Nachfolger von SDRAM. Das zeigte sich vor allem daran, dass die Chipsätze zum Pentium 4 ausschließlich RDRAM-Unterstützung boten. Dieser war im Gegensatz zu SDRAM zwar schneller, hatte aber eine deutlich höhere Leistungsaufnahme und war teilweise mehr als doppelt so teuer wie SDRAM. Letzteres lag, wie heute bekannt ist, nicht an der Technik, sondern unter anderem an Preisabsprachen zwischen den großen Speicherherstellern, z. B. Samsung. Letztendlich waren es diese Preisabsprachen, die RDRAM am Erfolg gehindert haben. Tatsächlich konnte es sich nur in speziellen Anwendungen behaupten: einige Workstations und Server, Sonys PlayStation 2 sowie vereinzelt in Unterhaltungselektronik. Somit wurde statt RDRAM nun DDR-SDRAM der SDRAM-Nachfolger im DRAM-Massenmarkt.

Ein PC-System mit AMD Athlon Prozessor und SDRAM hatte eine ähnliche Leistung wie eines mit Pentium-4-Prozessor und RDRAM, kostete jedoch deutlich weniger. Mit dem Erscheinen von DDR-SDRAM-Systemen für den Athlon ging dieser in Führung. Intel erkannte die Probleme und bot nun auch Unterstützung für DDR-SDRAM. In diesem Zusammenhang offenbarte sich die Schwäche des Pentium 4. Dieser lief nun in Systemen mit DDR-SDRAM teilweise deutlich langsamer als in Systemen mit RDRAM. Kurze Zeit darauf legte Intel jedoch eine überarbeitete Version des Pentium 4 vor (Northwood-Kern), welcher nun einen deutlich größeren Puffer-Speicher (Second Level Cache) besaß. Dieser Prozessor konnte sich nun problemlos mit dem AMD Athlon XP in einem DDR-SDRAM-System messen, womit das Thema RDRAM sich damit auch für Intel erledigt hatte.

[Bearbeiten] Nachfolger

Momentan versucht Rambus eine weitere, ähnliche Technologie zu etablieren, den XDR-Speicher, der mit dem GDDR-Standard konkurrieren soll. Die XDR-Technik bietet einige Vorteile im Vergleich zu GDDR. So sollen einfachere Platinen ermöglicht werden und auch die Bandbreite soll deutlich größer sein. Während GDDR5 einen 4x Multiplikator verwendet, besitzt XDR einen 8x-Multiplikator. Rambus will diesen jedoch auf 32 erhöhen. Damit wäre XDR mit 500 MHz in der Lage, 1,6 Terabyte/s zu liefern, das Zehnfache des aktuell schnellsten Speichers.

[Bearbeiten] Siehe auch

Speichermodule auf RAM-Bus basis: RIMM, SO-RIMM und XDR DRAM

[Bearbeiten] Weblinks

Copyright © 2005-2010 Hardware-Aktuell. Alle Rechte vorbehalten.