Die SPARC64 V Architektur entstammen einen Joint-Venture zwischen Sun Microsystems und Fujitsu aus dem Jahr 2004. Sie gehören zur sogenannten Advanced Product Line (APL) auf Basis des SPARC-Prozessors an. Der SPARC64 V wurde indes schon 1999 von HAL Computer Systems zusammen mit Fujitsu konzipiert, allerdings weicht der jetzt vorgestellte 64-Bit-Core durch seine schiere Cache-Größen vom damaligen Prototyp radikal ab. Die Fertigung der SPARC64 V-Prozessoren erfolgt unter Verwendung von Kupfer-Interconnects mit einer Strukturbreite von 0,13 µm. Fujitsus SPARC64 V sind im übrigen die erste Prozessoren außerhalb des Mainframe-Bereichs, die die Gültigkeit einer Datenbus-Zeilenadresse überprüfen.
Anfang 2008 soll der SPARC64 VII mit 2,7 GHz erscheinen. Es handelt sich hierbei um die Vierkernversion des SPARC64 V. Der SPARC64 VII soll Bus-kompatibel zum SPARC64 VI sein.
Modell | Frequenz [GHz] |
Architektur Version |
Jahr | Prozess [µm] |
Transistoren [Millionen] |
Kernabmessung [mm²] |
Aufnahme [W] |
L1 Dcache [k] |
L1 Icache [k] |
L2 Cache [k] |
---|---|---|---|---|---|---|---|---|---|---|
SPARC64 V (Zeus) | 1,35 - 2,16 | V9 | 2004 | 0,13 | 191 | 290 | 40 | 128 | 128 | 2048 |
SPARC64 VI (Olympus) | 2,15 - 2,4 | V9 | 2007 | 0,09 | 540 | 422 | 120 | 128 | 128 | 6144 |
SPARC64 VII | 2,7 | V9 | 2008 | -- | -- | -- | -- | 128 | 128 | 6144 |